Diagrama de Nivel 1:Entorno físico



Diagrama de Nivel 2: Separación de bloques



Diagrama de Nivel 3: Bloques de Interconexión



Diagrama de flujo



Maquina de Estados (FSM) -Diagrama de Estados



Nivel 5 — Diseño Preliminar de Hardware

Consumo de Corriente Estimado por Estado (FSM)				
Estado FSM	**Corriente estimada**	**Duración típica**	**Acción sobre batería**	**Condición**
SLEEP	~20 µA	594 s / ciclo 10 min	Batería en desuso	Timer RTC activo
SENSING	~25 mA	~4 s / ciclo	Batería en uso medio	Sensores encendidos
TX_DATA	~130 mA	~2 s / ciclo	Mayor carga para batería	Tx a +17 dBm
WAIT_ACK	~5 mA	~1 s / ciclo	Uso bajo	Solo recepción
ERROR_RETRY	~25 mA	Hasta 3 reintentos	Batería en uso medio	Max 3 intentos
Corriente promedio (ciclo 10 min)		**~44 µA → El sistema permanece >99% del tiempo en Deep Sleep**		